Podstawy FPGA - część 3: Wprowadzenie do macierzy FPGA firmy Microchip Technology

Uwaga od redakcji: optymalne rozwiązania w zakresie przetwarzania można zaprojektować łącząc RISC, CISC, procesory graficzne i macierze FPGA, same macierze FPGA lub macierze FPGA, które zawierają już procesory z rdzeniami twardymi w ramach swojej struktury. Wielu projektantów nie wie jednak, jakie są możliwości macierzy FPGA, jak się rozwinęły i jak z nich korzystać. W części 1 zawarto zaawansowane wprowadzenie do macierzy FPGA. Część 2 koncentruje się na ofercie macierzy FPGA firmy Lattice Semiconductor. Niniejsza część 3 omawia serię macierzy FPGA i narzędzia projektowe oferowane przez firmę Microchip Technology (za pośrednictwem swojej spółki zależnej Microsemi Corporation). Części 4 i 5 skupią się na macierzach FPGA i narzędziach firm Altera oraz Xilinx.

Jak wspomniano w części 1, bezpośrednio programowalne macierze bramek (FPGA) mają wiele cech, które sprawiają, że są one nieocenionymi zasobami obliczeniowymi, zarówno gdy działają same, jak i gdy są elementami niejednorodnej architektury. Wielu projektantów jednak nie zna macierzy FPGA i nie wie jak włączyć je do swoich projektów.

Jednym ze sposobów na pokonanie tej przeszkody jest głębsze przyjrzenie się architekturze FPGA i związanym z nią narzędziom oferowanym przez głównych producentów. W tym artykule omówiono macierze firmy Microchip Technology.

Przegląd macierzy FPGA wysokiego poziomu

Na rynku istnieje wiele różnych typów macierzy FPGA, a każdy z nich charakteryzuje się inną funkcjonalnością i różnymi możliwościami kombinacji. Sercem każdej macierzy FPGA jest programowalna struktura. Jest ona zbudowana z szeregu programowalnych bloków logicznych, zwanych również elementami logicznymi (LE) (ilustracja 1a). Kolejnym etapem w projektowaniu struktury macierzy FPGA jest włączenie do niej elementów takich jak bloki pamięci SRAM, wewnętrzna pamięć blokowa RAM (BRAM), pętle synchronizacji fazy (PLL) oraz zarządzanie zegarem (ilustracja 1b). Można również dodać bloki cyfrowego przetwarzania sygnałów (zwanych DSP slice) oraz szybkie bloki SERDES (serializatory/deserializatory) (ilustracja 1c).

Ilustracja 1: najprostsza macierz FPGA zawiera tylko programowalną strukturę i wejścia-wyjścia ogólnego przeznaczenia, które można konfigurować (GPIO) (a), różne rodzaje architektury mogą wzmocnić podstawową strukturę blokami pamięci SRAM, pętlami PLL i zarządzaniem zegarami (b), blokami DSP i interfejsami bloków SERDES (c), a także procesorami z rdzeniami twardymi i urządzeniami obwodowymi (d). (Źródło ilustracji: Max Maxfield)

Funkcje interfejsów peryferyjnych takich jak CAN, I²C, SPI, UART i USB można zainstalować w strukturze w formie mikroprocesora z rdzeniem miękkim, ale wiele macierzy FPGA zawiera je już w płytce krzemowej w formie procesorów z rdzeniem twardym. Podobnie same mikroprocesory można zainstalować w strukturze w postaci rdzeni miękkich lub w postaci rdzeni twardych w płytce krzemowej (ilustracja 1d). Macierze FPGA z procesorami z rdzeniami twardymi są nazywane układami system-on-chip (SoC) FPGA. Różne macierze FPGA oferują różne zestawy funkcji, cech, możliwości i pojemności i są dostosowane do użytku na różnych rynkach i w różnych zastosowaniach.

Istnieje szereg sprzedawców macierzy FPGA, jak np. firma Altera (nabyta przez Intel), Atmel (nabyta przez Microchip Technology), Lattice Semiconductor, Microsemi (również nabyta przez Microchip Technology) oraz Xilinx.

Wszystkie te firmy oferują różne grupy macierzy FPGA - niektóre sprzedają macierze FPGA w systemie SoC, a niektóre urządzenia odporne na promieniowanie, które są zaprojektowane z myślą o środowiskach o wysokim poziomie promieniowania, takich jak przestrzeń kosmiczna. Wybór najlepszego urządzenia do danego zadania może być trudny, ponieważ istnieje wiele grup produktów, a każda umożliwia korzystanie z innych zasobów.

Wprowadzenie do macierzy FPGA firmy Microchip Technology

Oferta macierzy FPGA firmy Microchip Technology obejmuje zakres od niskiego do średniego, z naciskiem na urządzenia o niskiej mocy, wysokim bezpieczeństwie i wyjątkowej niezawodności. Znajdują one szerokie zastosowanie w komunikacji przewodowej i bezprzewodowej, obronie i lotnictwie oraz w zastosowaniach przemysłowych. Macierze FPGA firmy Microchip cechują się niezawodnymi układami DSP i pamięci oraz dobrze sprawdzają się w zastosowaniach takich jak przyspieszenie sprzętowe, sztuczna inteligencja, przetwarzanie obrazu czy systemy przetwarzania brzegowego.

Firma Microchip oferuje trzy główne serie macierzy FPGA:

• IGLOO®2 FPGA: urządzenia o niskiej gęstości i znacznych zasobach
• SmartFusion®2 SoC FPGA: urządzenia o niskiej gęstości ze znacznymi zasobami i 32-bitowym procesorem z rdzeniami twardymi
• PolarFire™ FPGA i SoC FPGA: niedrogie i wydajne urządzenia zaimplementowane w technologii procesowej 28 nanometrów (nm)

Wszystkie macierze FPGA mają komórki konfiguracyjne, które określają funkcjonalność każdego z programowalnych bloków logicznych oraz sposób, w jaki bloki logiczne są połączone ze sobą i ze światem zewnętrznym. Komórki te są również używane do konfigurowania interfejsu GPIO, impedancji wejściowej i szybkości narastania wyjściowego (slew rate) itp.

Niektóre macierze FPGA używają komórek konfiguracyjnych opartych na SRAM, ale są one nietrwałe, co oznacza, że tracą swoją zawartość po odłączeniu układu od zasilania. To z kolei oznacza, że dane konfiguracyjne muszą być ładowane ze źródła zewnętrznego - zwykle z pamięci flash - po włączeniu systemu. Te macierze FPGA potrzebują najwięcej czasu do włączenia i gotowości do użycia.

Niektóre macierze FPGA używają wbudowanej pamięci flash do przechowywania danych konfiguracyjnych, ale nadal mają komórki konfiguracyjne oparte na SRAM. W takim przypadku po włączeniu kontroler na chipie kopiuje dane konfiguracyjne z pamięci flash do komórek konfiguracyjnych SRAM. Te macierze FPGA ładują się szybciej od macierzy podobnego typu, które wykorzystują tylko pamięć SRAM.

Macierze FPGA IGLOO2 i SmartFusion2 SoC firmy Microchip wykorzystują inny mechanizm, w którym zarówno pamięć konfiguracyjna w układzie, jak i komórki konfiguracyjne na chipie są realizowane za pomocą technologii flash. W wypadku urządzeń PolarFire komórki konfiguracyjne są oparte na technologii pamięci nieulotnej (NVM) SONOS, o której można powiedzieć, że jest „taka jak flash, tyle że lepsza”.

Ponieważ dane konfiguracyjne są przechowywane w nieulotnych komórkach flash (SONOS), macierze FPGA i SoC FPGA firmy Microchip są błyskawicznie gotowe do pracy. Oznacza to, że ładują się szybciej niż jakikolwiek inny rodzaj FPGA. Powodem, dla którego te urządzenia są również wyposażone w pamięć flash, jest to, że do tej konfiguracji można załadować nową konfigurację, podczas gdy macierz FPGA nadal działa przy użyciu konfiguracji istniejącej w komórkach konfiguracyjnych. Po zakończeniu pobierania i weryfikacji nowej konfiguracji (konfiguracja może zostać zaszyfrowana i poddana cyklicznej kontroli nadmiarowej [CRC]), urządzenie można ustawić w tryb bezpieczny, a nowa konfiguracja zapisana w pamięci konfiguracji zostanie użyta do zastąpienia oryginalnej konfiguracji zapisanej w komórkach konfiguracyjnych.

Tradycyjne urządzenia: macierze FPGA z serii IGLOO2

IGLOO2 są dobrymi macierzami FPGA z niskiej i średniej półki. To właśnie takie urządzenia wielu projektantów uważa za „tradycyjne” macierze FPGA. Te oparte na pamięci flash macierze FPGA są idealne do ogólnych zastosowań, na przykład Gigabit Ethernet lub sterowania dual PCI Express, funkcji mostkowania, rozbudowy i konwersji wejścia-wyjścia (I/O), przetwarzania obrazu i wideo, zarządzania systemem i bezpiecznej łączności. Gama zastosowań jest szeroka i obejmuje branżę komunikacyjną, przemysłową, medyczną, obronną i lotniczą.

Ilustracja 2: macierze FPGA IGLOO2 są idealne do ogólnych zastosowań, na przykład Gigabit Ethernet lub sterowania dual PCI Express, funkcji mostkowania, rozbudowy i konwersji wejścia-wyjścia, przetwarzania obrazu i wideo, zarządzania systemem i bezpiecznej łączności. (Źródło ilustracji: Microchip Technology)

Macierze FPGA IGLOO2 oferują od 5 tysięcy do 150 tysięcy elementów logicznych z podsystemem pamięci o wysokiej wydajności, do 512 kilobajtów (KB) wbudowanej pamięci flash, 2x32KB wbudowanej statycznej pamięci o swobodnym dostępie (SRAM), dwa silniki bezpośredniego dostępu do pamięci (DMA) oraz dwa kontrolery DDR. Urządzenia mają także do 16 kanałów nadawczo-odbiorczych, zintegrowane bloki procesorów DSP oraz pamięci z zabezpieczeniem SEU. Ze względów bezpieczeństwa są chronione metodą DPA i wykorzystują szyfrowanie AES256 i SHA256 oraz testy NVM integralności danych na żądanie.

Dobrym przykładem urządzenia IGLOO2 jest układ M2GL025-FGG484I posiadający 27696 elementów logicznych, 1130496 bitów RAM i 267 wejść-wyjść. Aby umożliwić projektantom testowanie i eksperymentowanie z funkcjami macierzy FPGA serii IGLOO2, firma Microchip oferuje również odpowiedni zestaw ewaluacyjny IGLOO2, M2GL-EVAL-KIT (ilustracja 3).

Ilustracja 3: M2GL-EVAL-KIT to zestaw ewaluacyjny dla IGLOO2 oferujący wysoki poziom integracji funkcji w połączeniu z niskim zapotrzebowaniem na energię, wysoką niezawodnością i zaawansowanymi zabezpieczeniami. (Źródło ilustracji: Microchip Technology)

Zestaw M2GL-EVAL-KIT ułatwia tworzenie wbudowanych aplikacji, które obejmują sterowanie silnikiem, zarządzanie systemem, automatyzację przemysłową i szybkie szeregowe aplikacje wejść-wyjść, a także PCI Express i Gigabit Ethernet. Zestaw zapewnia wysoki stopień integracji funkcji, a także cechuje go niskie zapotrzebowanie na energię, wysoka niezawodność i zaawansowane zabezpieczenia. Płytka jest również zgodna ze standardem PCIe, co pozwala programistom tworzyć prototypy przy użyciu dowolnego komputera stacjonarnego lub laptopa z gniazdem PCIe.

Podstawowe układy SoC: FPGA SmartFusion2 SoC

Macierze FPGA SmartFusion2 SoC oparte są na tradycyjnej programowalnej strukturze znajdującej się w urządzeniach IGLOO2, uzupełnionej o 32-bitowy procesor z rdzeniami twardymi. Ponieważ procesor jest popularnym urządzeniem Arm® Cortex®, seria urządzeń SmartFusion2 to świetny wybór, by wejść do świata macierzy FPGA SoC.

Wspomniane macierze FPGA SoC zawierają od 5 tysięcy do 150 tysięcy elementów logicznych z procesorem Arm Cortex-M3 o częstotliwości 166MHz, w tym z wbudowaną komórką ETM i pamięcią podręczną instrukcji z wbudowanym eSRAM i NVM (eNVM), a także rozszerzonym kompletnym podsystemem mikrokontrolera z szerokim pakietem urządzeń peryferyjnych, w tym CAN, TSE i USB.

Ilustracja 4: macierze FPGA SmartFusion2 SoC zawierają od 5 tysięcy do 150 tysięcy elementów logicznych z procesorem Arm Cortex-M3 o częstotliwości 166MHz, w tym z wbudowaną komórką ETM i pamięcią podręczną instrukcji z wbudowanym eSRAM i eNVM, a także rozszerzonym kompletnym podsystemem mikrokontrolera z szerokim pakietem urządzeń peryferyjnych, w tym CAN, TSE i USB. (Źródło ilustracji: Microchip Technology)

Oparte na pamięci flash macierze FPGA SoC są idealne do ogólnych zastosowań, na przykład Gigabit Ethernet lub sterowania dual PCI Express, funkcji mostkowania, rozbudowy i konwersji wejść-wyjść, przetwarzania obrazu/wideo, zarządzania systemem i bezpiecznej łączności. I znów, zastosowania mogą być liczne i różnorodne, od komunikacji, przemysłu i medycyny, po obronność i lotnictwo.

Dobrym przykładem urządzenia SmartFusion2 jest układ M2S025-FCSG325I zawierający 25 tysięcy elementów logicznych, 256KB pamięci flash, 64KB pamięci RAM i 32-bitowy podsystem procesora Arm Cortex-M3 działający z częstotliwością 166MHz. Aby umożliwić projektantom testowanie i eksperymentowanie z funkcjami macierzy FPGA serii SmartFusion2 SoC, firma Microchip oferuje również odpowiedni zestaw SmartFusion2 Maker Board, M2S010-MKR-KIT (ilustracja 5).

Ilustracja 5: SmartFusion2 Maker Board to tani zestaw testowy do macierzy FPGA SmartFusion2 SoC, zawierający na jednym chipie procesor Arm Cortex-M3 ze strukturą FPGA opartą na pamięci flash, a także wiele urządzeń peryferyjnych, do których użytkownicy SoC są przyzwyczajeni, takich jak pamięć RAM i bloki DSP.(Źródło ilustracji: Microchip Technology)

Niedroga płytka SmartFusion2 Maker Board, sprzedawana wyłącznie przez DigiKey, zapewnia projektantom dostęp do urządzeń serii SmartFusion2. To szczególne urządzenie zawiera opartą na pamięci flash strukturę FPGA z 12 tysiącami elementów logicznych, 32-bitowym procesorem Arm Cortex-M3 166MHz, blokami DSP, SRAM, eNVM i interfejsami GPIO - wszystko na jednym chipie.

Płytka SmartFusion2 Maker Board zawiera też interfejs Ethernet, czujnik światła otoczenia, pamięć SPI, osiem diod LED użytkownika i dwa przyciski użytkownika.Jest również wyposażona w dwa niezabudowane przyłącza, które obsługują Moduły Wi-Fi/Bluetooth ESP32 i ESP8266 (brak w zestawie). Obsługuje port USB do programowania JTAG, interfejsu UART i zasilania płytki. Płytka posiada również pamięć flash SPI, zegar 50MHz i układ fizyczny PHY Microchip VSC8541 dla łączności Ethernet o szybkości 100 megabitów na sekundę (Mb/s) lub 1 gigabita na sekundę (Gbit/s).

Niedrogie i wydajne: macierze FPGA PolarFire i macierze FPGA SoC

Macierze FPGA PolarFire to niedrogie, wydajne urządzenia zaimplementowane w technologii procesowej 28nm. Urządzenia te są zaprojektowane tak, aby pobierać jak najmniej energii przy średniej gęstości, wysokim stopniu bezpieczeństwa i niezawodności.

Seria produktów oferuje od 100 tysięcy do 500 tysięcy elementów logicznych, posiada nadajniko-odbiorniki 12,7Gbit i została zaprojektowana tak, aby zużywać do 50% mniej energii niż konkurencyjne macierze FPGA klasy średniej.Urządzenia są idealne do szerokiego zakresu zastosowań w przewodowych sieciach dostępu i infrastrukturze komórkowej, w branży lotnictwa wojskowego i komercyjnego, a także w automatyce przemysłowej i w branży IoT.

Ilustracja 6: macierze FPGA PolarFire oferują od 100 tysięcy do 500 tysięcy elementów logicznych, posiadają nadajniko-odbiorniki 12,7 Gbit i zostały zaprojektowane tak, aby zużywać do 50% mniej energii niż konkurencyjne macierze FPGA klasy średniej. (Źródło ilustracji: Microchip Technology)

Głównym powodem, dla którego macierze FPGA PolarFire zużywają do 50% mniej całkowitej energii niż konkurencyjne macierze FPGA, jest to, że wykorzystują technologię NVM zarówno do pamięci konfiguracyjnej w układzie, jak i do komórek konfiguracyjnych w układzie. Efektem tego jest niski prąd upływowy między komórkami konfiguracyjnymi, a także to, że urządzenia te są w błyskawicznej gotowości przy podłączeniu zasilania, co skutkuje brakiem prądu rozruchowego i zerowym prądem konfiguracji.

Cyberbezpieczeństwo jest najważniejszą kwestią dla urządzeń podłączonych na brzegu sieci, więc nie wystarczy, że projektanci po prostu spełniają funkcjonalne wymagania swojego projektu - muszą to robić bezpiecznie. Bezpieczeństwo zaczyna się już podczas produkcji płytki krzemowej i musi zostać zachowane aż do wdrożenia i funkcjonowania systemu. FPGA PolarFire są prezentowane przez Microchip jako najbardziej zaawansowane i najbezpieczniejsze programowalne macierze FPGA.

Złożone urządzenia elektroniczne projektowane dla różnych zastosowań muszą spełnić pewien stopień wymagań bezpieczeństwa. Macierze FPGA PolarFire zostały zaprojektowane z myślą o wysokiej niezawodności, wysokiej dostępności oraz bezpieczeństwie dla systemów o kluczowym znaczeniu stosowanych między innymi w przemyśle, lotnictwie, wojsku i komunikacji. Cechy, które sprawiają, że PolarFire nadaje się do tych zastosowań, to na przykład:

• Konfiguracja FPGA z zerowym współczynnikiem awaryjności (FIT)
• Pamięci zabezpieczone SEU
• Kontrolery pamięci z pojedynczą korekcją błędów, podwójnym wykrywaniem błędu (SECDED)
• Zintegrowany układ samotestujący
• Brak konieczności zewnętrznego urządzenia konfiguracyjnego

Dobrym przykładem urządzenia PolarFire jest MPF100T-FCSG325I z 109 tysiącami elementów logicznych, 7782400 bitami RAM i 170 wejściami-wyjściami. Aby umożliwić projektantom testowanie i eksperymentowanie z funkcjami macierzy FPGA z grupy PolarFire, firma Microchip oferuje również odpowiedni zestaw ewaluacyjny PolarFire, MPF300-EVAL-KIT (ilustracja 7).

Ilustracja 7: aby umożliwić projektantom testowanie i eksperymentowanie z funkcjami serii macierzy FPGA PolarFire, firma Microchip oferuje również odpowiedni zestaw ewaluacyjny MPF300-EVAL-KIT FPGA. (Źródło ilustracji: Microchip Technology)

Zestaw MPF300-EVAL-KIT zapewnia wysokiej jakości ewaluację w szerokiej klasie zastosowań. Idealnie nadaje się między innymi do oceny nadajniko-odbiorników, sieci Ethernet 10 Gbit, IEEE1588, JESD204B, SyncE i CPRI. Złącza zestawu obejmują kartę FMC FPGA o wysokiej liczbie styków (HPC), liczne SMA, PCIe, Dual Gigabit Ethernet RJ45, SFP+ i USB. Macierz FPGA PolarFire zawierająca 300 tysięcy elementów logicznych, z pamięcią DDR4, DDR3 i flash SPI pozwala na opracowanie szerokiej klasy wysokowydajnych projektów.

Seria PolarFire jest ciągle udoskonalana. W chwili pisania tego tekstu firma Microchip Technology ujawniła szczegóły dotyczące nadchodzącej serii macierzy FPGA PolarFire SoC, która ma mieć zabezpieczony w czasie rzeczywistym 64-bitowy podsystem mikroprocesorowy oparty na RISC-V obsługujący system Linux.

Projektowanie i rozwój z zastosowaniem macierzy FPGA firmy Microchip Technology

Jedną z najczęstszych technik wykorzystywanych w pracach rozwojowych z wykorzystaniem macierzy FPGA jest programowanie w systemie LDD (language-driven design). Polega to na uchwyceniu zamysłu projektu na poziomie abstrakcji znanym jako RTL (register transfer level) wykorzystując języki opisu sprzętu (HDL) takie jak Verilog, VHDL lub SystemVerilog. Po weryfikacji poprzez symulację logiczną, zamysł ten wprowadza się do silnika syntezy wraz z dodatkowymi informacjami, takimi jak docelowy typ macierzy FPGA, przyporządkowanie wtyków i ograniczenia czasowe (np. maksymalne opóźnienie wejścia do wyjścia). Z silnika syntezy otrzymuje się plik konfiguracyjny, który ładowany jest bezpośrednio do macierzy FPGA (w przypadku macierzy FPGA firmy Microchip lub macierzy FPGA SoC) albo do zewnętrznej pamięci urządzenia (w przypadku urządzeń opartych na pamięci SRAM) (ilustracja 6).

Ilustracja 8: po weryfikacji poprzez symulację logiczną opis projektu w RTL jest przekazywany do silnika syntezy wraz z dodatkowymi informacjami na temat projektu, takimi jak rodzaj macierzy FPGA, przyporządkowanie wtyków i ograniczenia czasowe. Z silnika syntezy otrzymuje się plik konfiguracyjny, który ładowany jest bezpośrednio do macierzy FPGA. (Źródło ilustracji: Max Maxfield)

Libero SoC Design Suite firmy Microchip należy do tej klasy narzędzi. To oprogramowanie oferuje kompleksowy zestaw zintegrowanych, łatwych do nauczenia i łatwych w adaptacji narzędzi programistycznych do projektowania z macierzami FPGA IGLOO2 i PolarFire firmy Microchip oraz macierzami FPGA SmartFusion2 i PolarFire SoC. Pakiet integruje standardową w branży syntezę Synopsys Synplify Pro i symulację ModelSim firmy Mentor Graphics z zarządzaniem ograniczeniami, programowaniem i narzędziami do debugowania oraz bezpieczną obsługą programowania produkcyjnego.

Oprócz przechwytywania projektów w formacie tekstowym przy użyciu Verilog, VHDL lub SystemVerilog, pakiet zawiera również wpis graficzny, dzięki któremu system można zdefiniować jako hierarchię połączonych bloków, przy czym bloki niższego poziomu są reprezentowane w zdefiniowanym przez użytkownika HDL lub jako zewnętrzne IP.

Częścią pakietu jest też System Builder, który jest łatwym w użyciu narzędziem do projektowania, które prowadzi użytkowników przez zestaw pytań, które pomogą w zdefiniowaniu planowanego systemu. System Builder zaczyna od zadawania pytań na temat pożądanej architektury systemu, dodaje wszelkie dodatkowe urządzenia peryferyjne, które mają zostać zaimplementowane jako rdzenie miękkie w programowalnej strukturze, i kończy tworzeniem kompletnego systemu zgodnego z projektem.

Nie mniej ważnym elementem jest SoftConsole - zintegrowane środowisko programistyczne (IDE), które ułatwia szybki rozwój oprogramowania C/C++ opartego na bare-metal i RTOS dla 32-bitowych procesorów z rdzeniami miękkimi zaimplementowanych w macierzach FPGA i SoC FPGA firmy Microchip, a także 32-bitowych i 64-bitowych procesorów z rdzeniami twardymi znajdujących się odpowiednio w FPGA SmartFusion2 i PolarFire SoC.

Podsumowanie

Optymalne rozwiązania w zakresie projektowania przetwarzania można stworzyć łącząc procesory i macierze FPGA, same macierze FPGA lub macierze FPGA, które zawierają już procesory z rdzeniami twardymi w swojej strukturze. Jako technologia, macierze FPGA rozwijały się szybko na przestrzeni lat i dzięki elastyczności, szybkości przetwarzania i mocy są w stanie sprostać wielu wymaganiom projektowym, co sprawia, że są idealnym wyborem w wielu zastosowaniach - od inteligentnych interfejsów po systemy wizyjne i sztuczną inteligencję.

Jak wykazano powyżej oferta macierzy FPGA i SoC firmy Microchip Technology obejmuje zakres od niskiego do średniego, z naciskiem na urządzenia o niskiej mocy, wysokim bezpieczeństwie i wyjątkowej niezawodności. Macierze FPGA cechują się niezawodnym przetwarzaniem sygnałów i zasobami pamięci oraz są doskonałą platformą do opracowywania aplikacji, takich jak przyspieszenie sprzętowe, sztuczna inteligencja, przetwarzanie brzegowe i przetwarzanie krawędziowe w branżach od komunikacji i przemysłu, po wojskowość i lotnictwo.